트랜지스터(Transistor)의 동작원리 및 측정방법

트랜지스터의 동작원리 및 측정방법

 

 

1. 트랜지스터(Transistor)의 개요

트랜지스터는 그림(Fig01)과 같이 P형 반도체 2 개로 N형 반도체를 샌드위치 모양으로 감싼 접합구조로 되어 있는 트랜지스터를 PNP형 TR, 반대로 N형 반도체 2개로 P형 반도체를 접합한 트랜지스터를 NPN형 TR이라고 한다. 이 TR은 스위칭 작용과 증폭작용에 사용하고 있다.

< Fig01. TR의 구조 >

 

2. 트랜지스터의 외관

< Fig02. TR의 외관 >

 

3. 트랜지스터의 동작원리

NPN형 트랜지스터의 그림(Fig03)과 같이 N형 전극에 '+', P형 전극에 '-'를 연결하면 역방향 상태(공핍층이 생김)가 되어 전류가 전혀 흐르지 않는다. 그림(Fig03)의 우측 같이 별도의 전지를 연결하면 베이스ⓑ와 에미터ⓔ간의 PN부분은 순방향Bias가 되기 때문에 에미터ⓔ전극인 N형 내의 전자는 반발하게 되고, 중앙의 베이스ⓑ전극은 매우 얇아 콜렉터ⓒ측에서의 강하게(높은 전압) 끌어 당기는 전계에 의해 대부분의 전자는 콜렉터ⓒ전극으로 이동하게 된다. 계속해서 에미터 전극의 전자는 콜렉터 전극쪽으로 이동하게 되어 전자의 이동이 계속 된다. 전류가 흐르는 방향은 전자의 이동 방향과 반대이므로 트랜지스터의 ⓑ-ⓔ간의 순방향Bias를 걸어주게 되면 흐르지 않았던 콜렉터ⓒ에서 에미터ⓔ로 전류 Ic가 흐른다. 또한 PNP형 트랜지스터는 전압을 반대로 공급함으로서 전류의 흐름도 반대로 흐르게 된다.

< Fig03. TR의 동작원리 >

① TR에서 Ib가 흐른 후 Ic가 흐른다.

② Ib가 흐르지 않으면 Ic도 흐르지 않는다.

③ 순방향 전압이 증가하면 Ib가 증가하고 Ic도 증가한다.

④ 순방향 전압이 감소하면 Ib가 감소하고 Ic도 감소한다.

⑤ Ie = Ib + Ic이며 Ib가 약 1%, Ic가 99%의 비율이다.

※ 트랜지스터는 PNP, NPN형을 막론하고 콜렉터측에는 역방향 전압을 공급하고 에미터와 베이스 사이에는 순방향으로 전압을 공급해주어야만 Ic(콜렉터전류)가 흐른다.

 

4. 트랜지스터의 명명 법

 

5. 트랜지스터의 측정방법

트랜지스터는 진공관과 달리 수명이 영구적이다. 그러므로 TR은 양품과 불량품을 대부분 분명하게 검사할 수 있다. 다시 말하면 TR은 3개의 전극(ⓔ,ⓑ,ⓒ)을 가지고 있어 전극간의 Short 또는 Open되었을 때 불량이라고 한다.

< Fig04. 다이오드 관점의 TR >

 

① 멀티 테스터기를 저항 측정모드(R x 1)로 놓는다.

② 트랜지스터의 3개 전극중 저항 값이 적게 나오는 공통전극(ⓑ)를 찾는다. 저항값이 적게 나올때(10~20Ω 정도), 공통단자의 리드선의 색이 적색이면 PNP형 TR, 리드선의 색이 흑색이면 NPN형 TR이다. 이때 순방향 및 역방향으로 지침이 전부 움직이거나 두 방향 전부 지침의 움직임이 전혀 없을 때는 TR이 불량품이다.(공통전극을 찾을 수 없을 때)

③ 공통단자(베이스)전극을 제외한 나머지 전극간의 저항 값 측정시 지침이 움직이면 TR은 불량이다.

④ 테스터기의 측정모드(R x 10K)로 바꾸어 ③번과 같이 저항값을 측정하여 적은 상태(지침이 많이 움직이는)로하여 두 전극의 리드선 색을 확인한다.

⑤ 이때 측정하는 TR이 NPN이라면 적색 리드선을 접촉한 전극이 ⓒ전극이고, PNP형일 경우 적색 리드선이 접촉한 전극이 ⓔ전극이다.

< Fig05. TR의 측정사례 >

반응형

 

6. FET(Fled Effect Transistor)

1) FET특성

FET는 다수 반송자(정공,전자)에 의해 전류가 흐르는 전압 제어형의 반도체 소자로서 입력 임피던스가 매우 매우 크고 TR에 비해 잡음 발생이 작고 열에강하다. FET는 종류에 만드는 방법에 따라서 접합형과 MOS형 FET가 있으며,채널에 따라서 전류의 통로가 N형인 N채널 FET와 P형인 P채널 FET가 있다.

 

2) FET구조와 심벌

< Fig06. FET의 구조 및 심벌 >

 

3) N채널 FET의 동작

① 아래 그림의 (a)와 같이 드레인 전압  Vds를 공급하면 N형 반도체 내의 과잉전자가 소오스(Source)전극S에서 드레인(Drain)전극 D로 이동하여 드레인 전류(Id)가 흐른다.

② 이때 아래 그림의 (b)와 같이 게이트(Gate)와 소오스 간에 역방향의 게이트 전압(Vgs)을 가하면 게이트의 (-)전압에 의해서 N채널내의 전자가 반발하여 통로가 좁아져서  드레인 전류(Id)는 감소된다.

③ 즉 게이트 전압으로 드레인 전류가 제어되는 전압제어 동작을 한다.

④ P채널 FET는 가하는 전압의 극성이 반대이며 정공이 전류의 반송자가 된다.

< Fig07. N채널 FET의 동작 >